V oblasti elektroniky je nejdůležitějším konceptem, na kterém pracuje každá součást, „ Logické brány '. Protože koncept logických bran je implementován ve všech funkcích, jako jsou integrované obvody, senzory, přepínací účely, mikrokontroléry a procesory, šifrování a dešifrování atd. Kromě toho existují široké aplikace logických bran. Existuje mnoho typů logických bran, například Adder, Subtractor, Full Zmije , Full Subtractor, Half Subtractor a mnoho dalších. Tento článek tedy poskytuje souhrnné informace o poloviční odčítací obvod , poloviční tabulka pravdy odečítání a související pojmy.
Co je Half Subtractor?
Než budeme diskutovat o polovičním odečítači, musíme znát binární odčítání. V binárním odčítání je proces odčítání podobný aritmetickému odčítání. V aritmetickém odčítání se používá systém čísel 2 základny, zatímco v binárním odčítání se pro odčítání používají binární čísla. Výsledné výrazy lze označit rozdílem a půjčit si.
Poloviční odečet je nejdůležitější kombinační logický obvod který se používá v digitální elektronika . V zásadě se jedná o elektronické zařízení nebo jinými slovy, můžeme to říci jako logický obvod. Tento obvod se používá k provedení odečtení dvou binárních číslic. V předchozím článku jsme již diskutovali koncepty poloviční sčítačky a celého obvodu sčítačky který pro výpočet používá binární čísla. Obdobně odčítací obvod používá pro odčítání binární čísla (0,1). Obvod polovičního odečítače může být sestaven se dvěma logické brány, konkrétně brány NAND a EX-OR . Tento obvod dává dva prvky, jako je rozdíl, stejně jako si půjčují.
Stejně jako v binárním odčítání je hlavní číslice 1, můžeme generovat výpůjčku, zatímco odčítání 1 je lepší než minuend 0 a kvůli tomu bude výpůjčka potřebovat. Následující příklad udává binární odečtení dvou binárních bitů.
První číslice | Druhá číslice | Rozdíl | Půjčit si |
0 | 0 | 0 | 0 |
1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 1 |
| 1 | 1 | 0 | 0 |
Ve výše uvedeném odčítání lze dvě číslice reprezentovat A a B. Tyto dvě číslice lze odečíst a dává výsledné bity jako rozdíl a výpůjčku.
Když pozorujeme první dva a čtvrtý řádek, je rozdíl mezi těmito řádky, pak rozdíl a výpůjčka jsou podobné, protože subtrend je menší než minuend. Podobně, když pozorujeme třetí řádek, odečte se hodnota minuendy od subtrahendu. Rozdíl a výpůjční bity jsou tedy 1, protože číslice podtrhu je lepší než číslice minuendy.
Tento kombinační obvod je základním nástrojem pro jakýkoli druh digitální obvod znát možné kombinace vstupů a výstupů. Například pokud má odečítač dva vstupy, budou výsledné výstupy čtyři. Hodnota O / p polovičního odečítače je uvedena v následující tabulce, což bude znamenat bit rozdílu i bit výpůjčky. Vysvětlení tabulky pravdivosti obvodu lze provést pomocí logických bran, jako je logická brána EX-OR a AND brána následovaná NOT bránou.
Řešení tabulky pravdy pomocí K-mapa je zobrazen níže.
polovina odečítače k mapě
The poloviční odečítací výraz pomocí pravdivostní tabulky a K-mapy lze odvodit jako
Rozdíl (D) = ( x'y + xy ')
= x ⊕ y
Půjčit (B) = x’y
Logický obvod
The poloviční odčítací logický obvod lze vysvětlit pomocí logických bran:
- 1 brána XOR
- 1 NENÍ brána
- 1 AND brána
Zastoupení je
Logický obvod poloviny odečítače
Blokové schéma polovodiče
Blokové schéma polovodiče je zobrazeno výše. Vyžaduje dva vstupy a poskytuje dva výstupy. Zde jsou vstupy reprezentovány A&B a výstupy jsou Difference a Borrow.
Výše uvedený obvod může být navržen s branami EX-OR & NAND. Zde lze bránu NAND stavět pomocí bran AND a NOT. Takže pro vytvoření poloviny odčítacího obvodu potřebujeme tři logická hradla, a to bránu EX-OR, bránu NOT a bránu NAND.
Kombinace brány AND a brány NOT vytváří jinou kombinovanou bránu s názvem NAND Gate. Výstup brány Ex-OR bude bitem Difference a výstupem brány NAND bude bit Borrow pro stejné vstupy A&B.
Brána AND
Brána AND je jeden typ digitální logické brány s více vstupy a jedním výstupem a na základě kombinací vstupů provede logickou spojku. Když jsou všechny vstupy této brány vysoké, pak bude výstup vysoký, jinak bude nízký. Logický diagram brány AND s tabulkou pravdy je uveden níže.
AND Gate and Truth Table
NENÍ brána
NOT-gate je jeden typ digitální logické brány s jediným vstupem a na základě vstupu bude výstup obrácen. Například když je vstup brány NOT vysoký, bude výstup nízký. Logický diagram brány NOT s tabulkou pravdivosti je uveden níže. Použitím tohoto typu logické brány můžeme provádět brány NAND a NOR.
NENÍ tabulka brány a pravdy
Brána Ex-OR
Brána Exclusive-OR nebo EX-OR je jeden typ digitální logické brány se 2 vstupy a jediným výstupem. Fungování této logické brány závisí na bráně NEBO. Pokud je kdokoli ze vstupů této brány vysoký, bude výstup brány EX-OR vysoký. Tabulka symbolů a pravdivosti EX-OR je uvedena níže.
XOR Gate and Truth Table
Poloviční odečítací obvod pomocí brány Nand
Návrh subtraktoru lze provést pomocí pomocí logických bran jako brána NAND a brána Ex-OR. Abychom mohli navrhnout tento obvod polovodiče, musíme znát dva pojmy, a to rozdíl a půjčit si.
Poloviční odečítací obvod pomocí brány Nand
Pokud budeme sledovat opatrně, je docela jasné, že rozmanitost operací prováděných tímto obvodem, která přesně souvisí s operací brány EX-OR. Proto můžeme jednoduše použít bránu EX-OR pro změnu. Stejným způsobem lze výpůjčku produkovanou obvodem poloviční sčítačky jednoduše dosáhnout pomocí kombinace logických bran jako brána AND a brána NOT.
Tuto HS lze navrhnout také pomocí bran NOR, kde pro stavbu vyžaduje 5 bran NOR. Schéma zapojení polovičního odečítače pomocí bran NOR je zobrazeno jako:
Poloviční odečet pomocí Nor Gates
Pravdivá tabulka
První bit | Druhý bit | Rozdíl (EX-OR Out) | Půjčit si (NAND Out) |
0 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 |
0 | 1 | 1 | 1 |
| 1 | 1 | 0 | 0 |
Kód VHDL a Testbench
Kód VHDL pro poloviční odečítač je vysvětlen následovně:
knihovna IEEE
použijte IEEE.STD_LOGIC_1164.ALL
použijte IEEE.STD_LOGIC_ARITH.ALL
použijte IEEE.STD_LOGIC_UNSIGNED.ALL
entita Half_Sub1 je
Port (a: v STD_LOGIC
b: v STD_LOGIC
HS_Diff: out STD_LOGIC
HS_Borrow: out STD_LOGIC)
konec Half_Sub1
behaviorální architektura Half_Sub1 je
začít
HS_Diff<=a xor b
HS_Borrow<=(not a) and b
The testbench kód pro HS je vysvětleno níže:
KNIHOVNA IEEE
USE ieee.std_logic_1164.ALL
ENTITY HS_tb IS
END HS_tb
ARCHITEKTURA HS_tb IS HS_tb
KOMPONENTA HS
PORT (a: IN std_logic
b: IN std_logic
HS_Diff: OUT std_logic
HS_Borrow: OUT std_logic
)
KONEC KOMPONENTU
signal a: std_logic: = „0“
signál b: std_logic: = „0“
signál HS_Diff: std_logic
signál HS_Borrow: std_logic
ZAČÍT
novinka: HS PORT MAP (
a => a,
b => b,
HS_Diff => HS_Diff,
HS_borrow => HS_borrow
)
stim_proc: proces
začít
na<= ‘0’
b<= ‘0’
počkejte 30 ns
na<= ‘0’
b<= ‘1’
počkejte 30 ns
na<= ‘1’
b<= ‘0’
počkejte 30 ns
na<= ‘1’
b<= ‘1’
Počkejte
ukončit proces
KONEC
Plný odečet pomocí polovičního odečítače
Úplný odečítač je kombinační zařízení, které ovládá funkce odčítání pomocí dvou bitů a je minuend a subtrahend. Obvod uvažuje o zapůjčení předchozího výstupu a má tři vstupy se dvěma výstupy. Tyto tři vstupy jsou minuend, subtrahend a vstup přijatý z předchozího výstupu, který je půjčen, a dva výstupy jsou rozdíl a výpůjčka.
Logický diagram celého odečítače
Pravdivá tabulka pro plný odečítač je
| Vstupy | Výstupy | |||
| X | Y | Jin | FS_Diff | FS_Borrow |
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 1 |
| 0 | 1 | 0 | 1 | 1 |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 0 |
| 1 | 1 | 0 | 0 | 0 |
| 1 | 1 | 1 | 1 | 1 |
S výše uvedenou pravdivostní tabulkou je níže zobrazen logický diagram reklamních obvodů pro implementaci úplného odečítače pomocí polovičních odečítačů:
Plný odečet pomocí HS
Výhody a omezení polovičního odečítače
Výhody polovičního odečítače jsou:
- Implementace a konstrukce tohoto okruhu je jednoduchá a snadná
- Tento obvod spotřebovává při digitálním zpracování signálu minimální energii
- výpočetní funkce lze provádět při zlepšených rychlostech
Omezení tohoto kombinovaného obvodu jsou:
I když v mnoha operacích a funkcích existují rozsáhlé aplikace polovičního odečítače, existuje několik omezení a jsou to:
- Polovodičové obvody nepřijmou „výpůjčku“ z předchozích výstupů, což je zásadní nevýhoda tohoto obvodu
- Jelikož mnoho aplikací v reálném čase pracuje na odčítání četného počtu bitů, zařízení polovičního odčítače nemají žádnou schopnost odečíst mnoho bitů
Aplikace polovičního odečítače
Mezi aplikace polovičního odečítače patří následující.
- Poloviční odečítač se používá ke snížení síly zvukových nebo rádiových signálů
- To může být používané v zesilovačích ke snížení zkreslení zvuku
- Poloviční odečet je použitý v ALU procesoru
- Lze jej použít ke zvýšení a snížení počtu operátorů a také k výpočtu adres
- Poloviční odečítač se používá k odečtení nejméně významných čísel sloupců. Pro odečtení víceciferných čísel lze použít pro LSB.
Z výše uvedené teorie polovičního odečítače tedy konečně můžeme uzavřít, že pomocí tohoto obvodu můžeme odečíst od jednoho binárního bitu od druhého, abychom poskytli výstupy jako Difference a Borrow. Podobně můžeme navrhnout poloviční odečítač pomocí obvodu bran NAND i bran NOR. Další pojmy, které je třeba znát, jsou poloviční odečítací verilogový kód a jak lze nakreslit RTL schematický diagram?
